电子技术 主编 李中发 制作 李中发 2005年1月 max.book118.com 二进制编码器 实现编码操作的电路称为编码器。 3位二进制编码器 输入8个互斥的信号输出3位二进制代码 真值表 8.3 编码器 逻辑表达式 逻辑图 输入10个互斥的数码输出4位二进制代码 真值表 max.book118.com 二-十进制编码器 逻辑表达式 逻辑图 在优先编码器中优先级别高的信号排斥级别低的,即具有单方面排斥的特性。设I7的优先级别最高,I6次之,依此类推,I0最低。 真值表 max.book118.com 优先编码器 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量,则只要在图中的每一个输出端和输入端都加上反相器就可以了。 max.book118.com 二进制译码器 把代码状态的特定含义翻译出来的过程称为译码,实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个,则输出端为2n个,且对应于输入代码的每一种状态,2n个输出中只有一个为1(或为0),其余全为0(或为1)。 二进制译码器可以译出输入变量的全部状态,故又称为变量译码器。 8.4 译码器 3位二进制译码器 真值表 输入:3位二进制代码输出:8个互斥的信号 逻辑表达式 逻辑图 电路特点:与门组成的阵列 集成二进制译码器74LS138 输入:自然二进制码 输出:低电平有效 74LS138的真值表 例 用3/8线译码器74LS138和两个与非门实现全加器。 解 全加器的函数表达式为: 将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0,由上述逻辑表达式及74LS138的真值表可得: 因此得出: 接线图: * 第8章 组合逻辑电路 学习要点 掌握组合逻辑电路的分析方法与设计方法 掌握利用二进制译码器和数据选择器进行逻辑设计的方法 理解加法器、编码器、译码器等中规模集成电路的工作原理和逻辑功能 了解加法器、编码器、译码器等中规模集成电路的使用方法 第8章 组合逻辑电路 8.1 组合逻辑电路的分析与设计 8.2 加法器与数值比较器 8.3 编码器 8.4 译码器 8.5 数据选择器与数据分配器 组合逻辑电路:输出仅由输入决定,与电路当前状态无关;电路结构中无反馈环路(无记忆)。 8.1 组合逻辑电路的分析与设计 max.book118.com 组合逻辑电路的分析 逻辑图 逻辑表达式 1 1 最简与或表达式 化简 2 2 从输入到输出逐级写出 最简与或表达式 3 真值表 3 4 电路的逻辑功能 当输入A、B、C中有2个或3个为1时,输出F为1,否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路:只要有2票或3票同意,表决就通过。 4 逻辑图 逻辑表达式 例: 最简与或表达式 真值表 用与非门实现 电路的输出F只与输入A、B有关,而与输入C无关。F和A、B的逻辑关系为:A、B中只要一个为0,F=1;A、B全为1时,F=0。所以F和A、B的逻辑关系为与非运算的关系。 电路的逻辑功能 逻辑图 逻辑表达式 例: 最简与或表达式 真值表 电路的逻辑功能 由真值表可知,当3个输入变量A、B、C取值一致时,输出F=1,否则输出F=0 。所以这个电路可以判断3个输入变量的取值是否一致,故称为判一致电路。 逻辑图 逻辑表达式 例: 最简与或表达式 真值表 电路的逻辑功能 由真值表可知,当3个输入变量A、B、C表示的二进制数小于或等于2时,F1=1;当这个二进制数在4和6之间时, F2=1 ;而当这个二进制数等于3或等于7时F1和F2都为1。因此,这个逻辑电路可以用来判别输入的3位二进制数数值的范围。 max.book118.com 组合逻辑电路的设计 真值表 电路功能描述 例:设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,使之在上楼前,用楼下开关打开电灯,上楼后,用楼上开关关灭电灯;或者在下楼前,用楼上开关打开电灯,下楼后,用楼下开关关灭电灯。 设楼上开关为A,楼下开关为B,灯泡为F。并设开关A、B掷向上方时为1,掷向下方时为0;灯亮时F为1,灯灭时F为0。根据逻辑要求列出真值表。 1 穷举法 1 实际电路图: 2 逻辑表达式或卡诺图 最简与或表达式 化简 3 2 已为最简与或表达式 4 逻辑变换 5 逻辑电路图 用与非门实现 用同或门实现 真值表 电路功能描述 例:用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种,3种灯分别单独工作或黄、绿灯同时工作时属正常情况,其他情况均属故障,出现故障时输出报警信号。 设红、绿、黄灯分别用A、B、C表示,灯亮时其值为1,灯灭时其值为0;输出报警信号用F表示,灯正常工作时其值为0,灯出现故障时其值为1。根据逻辑要求列出真值表。 1 穷举法 1 2 逻辑表达式 最简与或表达式 化简 3 2 4 逻辑变换 3 4 5 逻辑电路图 5 真值表 电路功能描述 例:用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判,一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功,并且其中有一个为主裁判时,表明成功的灯才亮。 设主裁判为变量A,副裁判分别为B和C;表示成功与否的灯为F,根据逻辑要求列出真值表。 1 穷举法 1 2 2 逻辑表达式 3 最简与或表达式 化简 4 5 逻辑变换 逻辑电路图 3 化简 4 5 例 旅客列车按发车的优先级别依次分为特快、直快和普客3种,若有多列列车同时发出发车的请求,则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。 真值表 电路功能描述 1 穷举法 1 设输入变量为A、B、C,分别代表特快、直快和普客3种列车,有发车请求时其值为1,无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示,F1=1表示允许特快列车发车, F2=1表示允许直快列车发车, F3=1表示允许普客列车发车。根据3种列车发车的优先级别,可列出该优先发车的排队逻辑电路的真值表。 2 逻辑表达式及化简 2 3 画逻辑图 3 例 使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台,由3个输入信号A、B、C控制,每个工作台必须接收到两个信号才能工作:当A、B有信号时F1工作,B、C有信号时F2工作,C、A有信号时F3工作。 真值表 电路功能描述 1 穷举法 1 设A、B、C有信号时其值为1,无信号时其值为0;F1、F2、F3工作时其值为1,不工作时其值为0。根据要求,可列出该问题的真值表。 2 逻辑表达式及化简 2 3 画逻辑图 3 1、半加器 max.book118.com 加法器 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 加数 本位的和 向高位的进位 8.2 加法器与数值比较器 2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得和及进位的逻
elecfans.com-电子技术--组合逻辑电路.PPT
下载此电子书资料需要扣除0点,