4.2  FPGA结构与工作原理 5.  SDRAM 配置单元     SRAM中的存储单元     由两个CMOS反相器和一个控制管T构成。     SRAM有很强的抗干扰能力，可靠性高。 但掉电后信息丢失，所以，每次通电后必须 重新给SRAM装载编程数据。     SRAM的装载过程在FPGA内部的一个时序 电路控制下进行。    而编程数据通常要存放在EPROM中。 习       题  习       题  实 验 与 设 计  实 验 与 设 计  实 验 与 设 计  7. 时间仿真  4.4 Quartus图形设计 输入输出 时间延迟 目 标 器 件 引 脚 名 和 引 脚 号 对 照 表 选择实验板上 插有的目标器件 键8的引脚名 键8的引脚名 对应的引脚号 8. 管脚锁定  4.4 Quartus图形设计 目 标 器 件 引 脚 名 和 引 脚 号 对 照 表 8. 管脚锁定  4.4 Quartus图形设计 8. 管脚锁定  4.4 Quartus图形设计 9. Compiler管脚锁定信息  4.4 Quartus图形设计 引脚锁定 a b co so 4.4 Quartus图形设计 10. 对目标芯片编程下载  4.4 Quartus图形设计 max.book118.com  频率计的图形设计  4.4 Quartus图形设计 CLK         LOCK             CNT_EN                     CLR CLK tf_ctro控制器 ENB          Q[7..4] CLR           Q[3..0]  CLK Conter8 计数器 CLK          Q[7..4] D[7..4]      Q[3..0]  D[3..0] 74374数据锁存器 显示译码器      数码管 闸门信号 高电平期间使计数器计数   锁存器锁存允许信号  计数器清零信号信号  4.4 Quartus图形设计 max.book118.com  频率计的图形设计  1.  测频计数器设计和仿真  4.4 Quartus图形设计 打包后器件名： conter8    用74390设计有时钟使能的两位十进制计数器 max.book118.com  频率计的图形设计    双击74390查看元件内部逻辑图 4.4 Quartus图形设计 两位十进制计数器工作波形  4.4 Quartus图形设计 1.  测频计数器的设计和仿真  max.book118.com  频率计的图形设计  2.  频率计主结构电路的设计与仿真    两位十进制频率计顶层设计原理图文件  4.4 Quartus图形设计 max.book118.com  频率计的图形设计    两位十进制频率计测频仿真波形  4.4 Quartus图形设计 2.  频率计主结构电路的设计与仿真  max.book118.com  频率计的图形设计  3.  时序控制电路的设计与仿真    测频时序控制电路  4.4 Quartus图形设计 max.book118.com  频率计的图形设计  打包后器件名： tf_ctro    测频时序控制电路工作波形  4.4 Quartus图形设计 3.  时序控制电路的设计与仿真  max.book118.com  频率计的图形设计    频率计顶层电路原理图  4.4 Quartus图形设计 4.  顶层电路的设计与仿真  控制器 tf_ctro 计数器 conter8 显示译码器 max.book118.com  频率计的图形设计  8位数据锁存器   频率计工作时序波形  4.4 Quartus图形设计 4.  顶层电路的设计与仿真  max.book118.com  频率计的图形设计  10芯下载口 ByteBlaster 接口各引脚信号名称： 4.3 PLD的编程与配置 例2.  多片CPLD的ISP方式编程连接方式 4.3 PLD的编程与配置 例3. LATTICE 的CPLD下载方式  4.3 PLD的编程与配置 ISP功能提高设计和应用的灵活性 减少对器件的触摸和损伤 不计较器件的封装形式 允许一般的存储 样机制造方便 支持生产和测试流程中的修改 允许现场硬件升级 迅速方便地提升功能 未编程前先焊接安装 系统内编程--ISP 在系统现场重编程修改   例1. 单FPGA芯片配置        PC机被动串行配置模式 10针标准 配置/下载接口 例2.多FPGA芯片配置电路 4.3 PLD的编程与配置 主系统通用 10针标准 配置/下载接口 目标板10针标准 配置接口 OTP配置 器件插座 例3.  通过OTP器件对FPGA进行配置 4.3 PLD的编程与配置 例4.   用专用配置器件配置FPGA EPC2可以多次重复编程，且是isp方式编程 4.3 PLD的编程与配置 例5.   使用单片机配置FPGA 4.3 PLD的编程与配置     Altera公司FPGA和CPLD器件系列 1. Stratix 系列FPGA 2. APEX系列FPGA 3. ACEX系列FPGA 4. FLEX系列FPGA 5. MAX系列CPLD 6. Altera宏功能块及IP核 4.3 PLD的编程与配置 Xilinx公司的FPGA和CPLD器件系列 1. Virtex E系列FPGA 2. SpartanⅡ器件系列 3. XC9500系列CPLD 4. Xilinx FPGA配置器件SPROM 5. Xilinx的IP核 4.3 PLD的编程与配置  SO MUCH IC！ FPGA  CPLD 4.4  Quartus及图形设计方法 Quartus II是Altera提供的FPGA/CPLD开发集成环境    Quartus II设计流程  Quartus的设计界面 4.4 Quartus图形设计 Quartus支持的器件及其适配器 4.4 Quartus图形设计 4.4  Quartus及图形设计方法    max.book118.com 图形设计法设计步骤    max.book118.com 全加器设计    max.book118.com 频率计设计 4.4 Quartus图形设计 为工程设计建立文件夹    并可添加已经建立的设计文件  max.book118.com 图形设计法设计步骤 注意： 文件夹名不能用中文，且不可带空格。 4.4 Quartus图形设计 2. 选择所用的PLD器件、添加其它EDA工具  max.book118.com 图形设计法设计步骤 4.4 Quartus图形设计 3. 新建图形文件并打开器件库 max.book118.com 图形设计法设计步骤  使用原理图输入方法设计， 必须选择打开原理图编辑器        *.bdf 4.4 Quartus图形设计 4. 在三个器件库中选择所需器件并连线  max.book118.com 图形设计法设计步骤 在图形文件编辑区 点击鼠标右键 打开菜单，并选择 “Enter Symbol” 打开元件输入对话框 双击鼠标左键 打开基本硬件库 选择基本硬件库 中的逻辑元件 4.4 Quartus图形设计 max.book118.com 全加器设计 h_adder 半加器 f_adder全加器 
第4章 PLD及其开发工具.ppt