VHDL上机手册（基于Xilinx ISE）
___________________________________________________
1  ISE 软件的运行
2  创建一个新工程
3  创建一个VHDL源文件框架
4  输入VHDL程序
*5  仿真
6  创建Testbench波形源文件
7  设置输入仿真波形
___________________________________________________
VHDL上机手册（基于Xilinx ISE）
1  创建一个新工程
Step1. 单击“开始- 程序- Xilinx ISE7.1- Project Navigator”，进入ISE 软件。
Step2. 选择File- New Project…，出现如图2 所示的窗口。这个窗口与以前版本的差别较大，以前的版本出现的窗口中可以直接选取器件类型、封装、门数、速度等级等信息。而在ISE6.1 中需要单击“下一步”才能看到这些设置信息。在本例中，我们先选择工程存放的路径，然后输入工程名称。系统自动为每一个工程设定一个目录，目录名为工程名。再选择顶层模块类型为HDL。
图2 新工程项对话框
（其他几种类型说明如下：Schematic为原理图输入类型，类似于我们制作PCB 原理图时的情况，可以从库中选取器件，也可以用HDL 语言来生成器件，在后续章节会介绍原理图为设计输入的情况；EDIF为网表输入类型，EDIF 是Electronic Data Interchange Format 的缩写，是一种描述设计网表的标准的工业文件格式，可以由第三方工具生成，在ISE 中可以将其作为一种标准的输入格式。NGC 文件是一种包含了逻辑设计数据和约束的网表，所谓约束是指FPGA 设计中的一些特定的要求，例如，我们分配设计中的信号到具体的管脚时，需要一个文件来指定如何分配，这就是一种约束文件，由于NGC 网表包含了设计和约束，因此一个文件足够描述一个设计了。NGC/NGO 和EDIF 都可以在ISE 外由其他综合工具生成也可由ISE 生成。如果我们需要用ISE 作为设计输入，需要选择Schematic 或HDL 作为顶层模块类型；如果已经完成的设计文件为ABEL、Verilog或VHDL，应选择HDL 为顶层模块类型；如果已经完成的设计文件为原理图，这里应该选择Schematic 作为顶层模块类型。）
Step3. 单击“下一步”，出现如图3 所示的窗口，在该窗口中来选择设计实现时所用的器件。在包含FPGA 的PCB 板子做出来以前，我们选择不同类型的FPGA 进行测试，看看FPGA 的资源是否够用，在PCB 板子做出来以后，我们在这里的选择与PCB板上的FPGA 必须一致。否则生成的下载文件无法配置到FPGA 中。此处若选择错了，也没有关系，因为后面可以随时修改这些设置。其中DeviceFamily 表示目标器件的类型；Device 表示目标器件的具体型号；Package 表示器件的封装；SpeedGrade 表示器件的速度等级。这里我们选择器件为Spartan2E，xc2s100，tq144，-6。其中xc2s100中的100 表示器件为10 万门，tq144 表示器件有144 个管脚。
图3 设置工程所用的器件参数
Step4. 因为这里我们重新编写VHDL 源代码，而不是使用以前设计好的源代码，故再单击“下一步”，“下一步”，单击“完成”，工程创建完毕。
Step5. 这时的界面如图4 所示，这里需要关注的是界面左上角出现的小框为我们所有的源文件的管理窗口，在其下面的窗口为我们选择不同的源文件时其所有可能操作的显示窗口；右半部分窗口为我们设计输入代码的窗口；下面的窗口为编译等信息的显示窗口。这里与以前版本不同的地方在于编译输入窗口这里将Warnings 和Errors 可以分开显示。我们可以在输入不同文件后选中不同的文件，看看进程窗口中的变化。这样，我们新建了一个工程，下一步就要在工程中输入一些设计文件来实现我们的设计。
图4 创建新工程后的ISE 界面
3  创建一个VHDL源文件框架
在本小节我们向刚刚创建的工程中添加设计文件来实现要求的功能。按照以下步骤建立一个计数器的VHDL 文件描述。注意这里仅仅新建一个有框架的文件，下一小节将向该文件中添加具体代码。
在这里我们以一个具有复位（reset）、使能（ce）、置数（load）、计数方向控制（dir）功能的计数器为基础进行设计。其方块图如图5 所示。其中CLK 为输入计数时钟信号，系统在该信号的驱动下开始工作；RESET 为复位信号，在上升沿处，输入复位为全零；CE 为使能信号，为1 时计数正常进行，为0 时停止计数；LOAD 为置数信号，当在时钟上升沿该信号为1 时，将DIN0～DIN3 分别置给COUT0～COUT3。DIR 为计数方向控制，为1 时递增计数，为0 时递减计数。这些功能描述只是我们的设计目标，或称为设计需求，我们在设计一个系统时，第一步就是要明确我们的设计要
Step1. 选择Project- New Source；（或在Sources in Project 窗口中单击鼠标右键选择“New Source…”）出现如图6 所示的窗口；
Step2. 选择VHDL Module（VHDL 模块）作为新建源文件的类型；
Step3. 在文件名中键入“FourBitsCounter”；
Step4. 单击“下一步”；
Step5. 单击“下一步”；
Step6. 单击“完成”，完成这个新源程序的创建。新源程序文件FourBitsCounter.vhd 将会显示在HDL 编辑窗口中，它包括Library，Use，Entity，Architecture 等语句。
图6 源程序的类型选择
4  输入VHDL 语言程序
VHDL程序如图所示.
图8 计数器程序
  输入完毕后, 选择File- Save，保存counter.vhd 源程序
5 对程序进行语法检查
Step1:双击Process View窗口的Synthesize-XST下面的Check Syntex如图9所示
  图9:检查语法错误
Step2:假如出现语法错误,及按照ISE的提示对程序进行修改
6  仿真
我们可以通过设置计数器模块的输入来观察仿真输出，以测试我们编写的VHDL 源文件是否满足逻辑功能要求。我们建立的testbench 波形调用ISE自带的仿真工具,用来验证所设计的计数器的功能和延时是否达到要求。
7  创建Testbench波形源文件
在仿真前，首先创建一个Testbench 波形源文件，与以前版本不同的是，该文件不是在HDL Bencher（ISE 集成的一个工具，用于设置输入波形）中打开，而是在ISE 中打开，这也是ISE6.1 不同于以前版本的地方。具体步骤如下：
Step1. 打开上一节所建立的工程；
Step2. 选
VHDL上机手册（基于Xilinx_ISE）.doc